Vamos a crear un sumador binario para aprender a manejar el entorno. Este software libre se puede descargar en www.xilinx.com.
Crear un nuevo proyecto:
Creamos un nuevo proyecto y seleccionamos esquemático. El nombre del archivo no puede llevar espacios.
Seleccionamos las características de nuestro CPLD:
-Seleccionamos la familia del CPLD, XC9500 CPLDs.
-El modelo, XC9572.
-El encapsulado, PC84.
-La velocidad de trabajo del CPLD, -7.
-El sintetizador.
-El simulador.
-El lenguaje de programación, VHDL.
En la siguiente ventana añadimos el fichero fuente.
Seleccionamos schematic y damos nombre al archivo
Aceptamos todos los apartados siguientes y se nos crea el proyecto.
Aceptamos todos los apartados siguientes y se nos crea el proyecto.
Creación del esquema:
Para poner los componentes, nos aparece una ventana llamada Symbols en la que nos aparecen todos los componentes de las librerías.
Con la herramienta add wire hacemos las conexiones de las puertas.
Para poner nombres a las nets:
- Seleccionamos la herramienta add net name.
- En la ventana processes escribimos el nombre.
- Hacemos clic en la net.
- Seleccionamos la herramienta add net name.
- En la ventana processes escribimos el nombre.
- Hacemos clic en la net.
En add I/O marker especificamos los pines: de salida, entrada o bidireccionales.
- En la ventana de processes nos aparecen sus herramientas.
- Hacemos clic en la net.
Ya tenemos creado el esquemático, lo compilamos en busca de errores.
Simulación previa:
Una vez compilado, hay que simular el circuito. Para ello creamos un test bench waveform.
-Con el botón derecho hacemos clic en el proyecto y damos a new source.
-Seleccionamos test bench waveform, le ponemos nombre y aceptamos.
Se nos abrirá una ventana de configuración de la simulación.
- Seleccionamos conbinacional ya que nuestro diseño no contiene reloj.
- Los tiempos los podemos dejar por defecto.
- Nos aparecerá la ventana de simulación donde podemos dar valores a las entradas haciendo clic sobre la línea de la entrada.
- Para generar la simulación de las salidas, en la ventana processes hacemos doble clic sobre Simulate Behavioral Model.
Nos aparecerá un mensaje de que la programación a finalizado con éxito.
- Para generar la simulación de las salidas, en la ventana processes hacemos doble clic sobre Simulate Behavioral Model.
Se nos abrirá una ventana con la simulación. Con la línea vertical azul, podemos ver los valores de las salidas y entradas en un determinado instante.
Síntesis:
Primero cambiamos la pestaña de simulación a implementación. Al seleccionar el esquemático vemos que en la ventana processes se nos cambian las acciones.
Podemos crear un documento con los datos del sumador.
- Haemos doble clic sobre Synthesis-XST.
Asignación de los pines:
A continuación, debemos asignar los pines del CPLD.
- Hacemos doble clic sobre Floorplan IO.
Se nos abrirá el entorno PACE, podemos añadir los pines de dos formas:
- Arrastrando los pines al encapsulado.
- En la columna Loc, seleccionamos el pin y escribimos P y el número del pin que queramos asignar.
- Arrastrando los pines al encapsulado.
- En la columna Loc, seleccionamos el pin y escribimos P y el número del pin que queramos asignar.
Guardamos el archivo y cerramos el PACE.
Translate:
Convertimos el esquemático en un lenguaje interno NGD.
-Hacemos doble clic en Translate.
Documentación del programa:
Hay que convertir los documentos NGD del mapeo lógico en un fichero VM6 que contiene las conexiones físicas a realizar en el CPLD.
- Haciendo doble clic en Fit, nos genera el archivo. En un principio aparece el resumen del CPLD utilizado.
También nos aparecen otros apartados como:
- Errores y avisos:
- Salidas y entradas:
- Bloques de función:
- Listado de pines:
- También podemos ver los tiempos de ejecución.
Simulación con los tiempos reales:
Podemos volver ha hacer otra simulación con tiempos reales:
- Primero en la ventana Sources seleccionamos Post-Fit Simulation.
- En la ventana processes hacemos doble clic sobre Simulate Post-Fit Model.
Programación:
Por último generamos el archivo de programación .JED que le abriremos con el programa IMPACT.
Hacemos doble clic sobre Generate Programming File.
Abrimos el IMPACT, creamos un nuevo proyecto, escribimos el nombre y la dirección de la ruta:
Seleccionamos el modo de trabajo del JTAG, lo dejamos por defecto:
Añadimos el documento de programación .JED en Add Device:
Colocamos los pines del JTAG y nos aseguramos que la tarjeta está en modo configuración.
Hacemos doble clic en program.
Hacemos doble clic en program.
Seleccionamos las siguientes opciones de programación:
Nos aparecerá un mensaje de que la programación a finalizado con éxito.
Finalmente cambiamos la tarjeta a modo ejecución y comprobamos su funcionamiento físico:
No hay comentarios:
Publicar un comentario